• :::
  • 網頁導覽
  • 隱私權政策
跳到主要內容
經濟部產業發展署經濟部產業發展署 智慧電子學院
  • :::
  • 網頁導覽
  • 隱私權政策
  • 關於我們
  • 最新消息
  • 重點成果
  • 實體課程專區
  • 人才專區
  • 常見問題
註冊/登入
智慧電子學院
:::
最新消息/

【招生資訊】SiCADA晶片設計工程師核心實務學程招生中

【招生資訊】SiCADA晶片設計工程師核心實務學程招生中

新聞分享

2024.04.23

【招生資訊】SiCADA晶片設計工程師核心實務學程招生中

【招生資訊】SiCADA晶片設計工程師核心實務學程招生中

本學程由資深業界專家及新思科技應用技術主管親自授課,並從實際案例中提煉出的珍貴知識及經驗分享給學員們,讓您在學習過程中同步瞭解職場實況。

課程除承襲2023年Purple 100 的教學內容,更加入衆多寶貴的實務練習與作業,讓學員實際動手操作,更貼近業界需求。課程結訓後提供企業優先面談機會,使您不僅學有所成,更能實現理想中的職場轉變,為職涯開啟全新的可能性。

 

➢主辦單位:經濟部產業發展署

➢承辦單位:財團法資訊工業策進會

➢執行單位:SiCADA co., Ltd.        

➢學程時間:113/06/28-113/8/16每週一至五 09: 00-18:00

➢招生對象:大專校院電機、電子、資工或相關科系之碩、博士應屆畢業生,招生人數至多 20人

➢先備條件:

1.具備數位設計、數位電路或數位系統、計算機組織等相關知識

2.熟悉Unix或Linux環境及相關指令,並可以在Unix環境下進行編輯更佳

3.具備Verilog 語言和語法,編碼經驗非必須但可更有效理解課程內容

4.修習 Advanced Function Verification者具OOP(像是 C++)程式相關知識更佳

➢學程內容:晶片設計驗證基礎(Foundation for IC Design and Verification)、實用Verilog 設計方法(Practical Design Methodology with Verilog)、設計驗證及偵錯(Design Verification and Debugging) 、優質編碼方式 (Coding Best Practice)、使用 VC Spyglass 純化設計

(Code Purification with VC Spyglass)、邏輯合成技術 (Synthesis)、邏輯等價性檢查(LEC)、靜態時序分析(STA)、統一電源格式和低功耗設計(UPF)、實用EDA Verilog 設計方法-VSO.ai 驗證功能的應用與介紹

➢聯絡窗口:芯知了IC學院(SiCADA)專案聯絡人 Wanda Lin ([email protected])
:::
經濟部產業發展署經濟部產業發展署 智慧電子學院
[email protected]
02-2705-0076
02-2705-2050

106467台北市大安區信義路三段151號9樓

瀏覽人次:1958901

個人資料保護專區隱私權
無障礙網站

瀏覽器建議:Chrome、Edge 及 Firefox,最佳螢幕解析度1920 x 1080。

Copyrights © 本計畫為經濟部產業發展署半導體國際連結創新賦能計畫委辦,著作權為其所有,非經同意,不得為任何形式之利用