• :::
  • Sitemap
  • Privacy Policy
Jump to Main Content
Industrial Development Administration, Ministry of Economic AffairsIndustrial Development Administration, Ministry of Economic Affairs, Intelligent Electronics Institute
  • :::
  • Sitemap
  • Privacy Policy
  • About Us
  • Highlights
  • Online Courses
  • Career Day
  • FAQ
Register/Login
:::
News/

【招生資訊】Xilinx賽靈思-人工智慧(AI)實作系列課程 招生中!

【招生資訊】Xilinx賽靈思-人工智慧(AI)實作系列課程 招生中!

Information Announcement

June 15, 2021

【招生資訊】Xilinx賽靈思-人工智慧(AI)實作系列課程 招生中!

FPGA作為半導體主要運算元件之一,由於可重新程式化的特性,在包含伺服器、電信設備以及各種嵌入式產品中扮演著重要角色。

110年財團法人資訊工業策進會與全球最大FPGA晶片商Xilinx(賽靈思)合作,共同推動人工智慧(AI)人才培訓,邀請具Xilinx FPGA產品應用經驗講師進行講授,小班教學(每班限12位),本年度僅此一梯,提供您進入FPGA深度學習的最佳管道。

項次

時間

課程

費用

1

7/23(五)、7/30(五)

2天,共12小時

FPGA實作開發

因疫情關係,此課程為線上課程

符合學員身份自費$5,000元
(早鳥價$4,500元;特殊身份$3,000元)

2

10/22(五)、10/29(五)

2天,共12小時

Xilinx Vitis實作開發

符合學員身份自費$7,000元
(早鳥價$6,500元;特殊身份$3,600元)

 

²  課程大綱:

FPGA實作開發
(含開發板實作)

Xilinx Vitis實作開發
(
含開發板實作)

Day 1:建立FPGA基礎觀念與設計流程。以講解與實作並行方式,透過專案實作流程,讓學員熟悉FPGA的設計開發步驟。

1. FPGA晶片架構介紹

2. Vivado設計軟體合成流程

3. Vivado設計軟體實現靜態時序分析

實驗一:Vivado軟體設計流程

4. Vivado設計軟體實現IP整合

5. Vivado設計軟體設計條件約束

實驗二:IP整合設計

6. Vivado設計軟體硬體調適(Debugging)

 實驗三:硬體調適

 

Day 2:課程著重在嵌入式系統(SoC)設計的開發流程。除介紹SoC架構,實作部分搭配FPGA的設計流程,使用網路的應用範例建置嵌入式系統設計的開發。

1. 介紹嵌入式系統設計

實驗一:硬體設計

2. Zynq架構將嵌入式系統擴展到FPGA

實驗二:建置嵌入式系統擴展到FPGA

3. 嵌入式系統連結IP的配置

實驗三:建置嵌入式系統擴展到FPGA,增加自定義的IP

實驗四:嵌入式系統設計創建網路應用的開發設計流程

Day 1:課程講授Xilinx最新Vitis平台,介紹應用程式如何利用OpenCL做硬體平行運算加速,改善軟體瓶頸限制,利用整合性平台Vitis做軟體上的開發設計包含profiling、debug、design kernel達到硬體加速的目的。

1. Vitis 軟體流程介紹

實驗一:Vitis軟體設計流程

2. 介紹硬體加速設計原理

實驗二:Vitis硬體加速實作

3. 最佳化設計流程

實驗三:最佳化設計實作

 

Day 2:課程主要介紹Xilinx AI的開發流程,如何使用Xilinx Vitis Unified Software platform及AI library,開發AI 相關應用程式,同時介紹如何利用Deep Learning Processing Unit(DPU)應用在Xilinx Zynq系列產品。

1. Vitis AI 開發工具及流程介紹

2. AI軟體工具模型

實驗一:Vitis AI設計流程實作

3. AI library, APIs介紹

實驗二:AI實作流程

4. 客製化IP與系統化設計流程

實驗三 : 客製化IP與系統實作

 

 

1.    主辦/執行單位:經濟部工業局/財團法人資訊工業策進會

2.    計畫名稱:工業局智慧電子人才應用發展推動計畫

3.    合作單位:美商賽靈思發展股份有限公司

4.    招收對象:任職於智慧電子相關領域之企業在職人士為主。(主辦單位保留資格審核權,報名後將由專人通知)

5.    課程費用:

²  FPGA實作開發:符合身份自費$5,000元/人【原價$10,000元/人;補助$5,000元/人】(早鳥價$4,500元,特殊身份$3,000元)

²  Xilinx Vitis實作開發:符合身份自費$7,000元/人【原價$12,000元/人;補助$5,000元/人】(早鳥價$6,500元,特殊身份$3,600元)

(特殊身份如為「身心障礙者、原住民、低收入戶、中堅企業員工」等須檢附資格證明文件,原價補助70%學費;中堅企業:屬於經濟部工業局公佈中堅企業名單(請來電洽詢),學員報名必須繳交公司開立正本在職證明。)

6.   結訓規定:出席率80%以上並通過成果評量。本課程經工業局補助,受訓學員依規定填寫學員資料及簽名,並通過評測,方可適用工業局補助;未符合規定者,需支付原價費用。

7.   報名方式:請填妥「學員報名表」後,以電子郵件報名(孫小姐 [email protected];許小姐 jessyhsu@iii.org.tw)

8.   注意事項:

    ² 本課程學員需自備筆電(請確認具備USB插槽,可連接網路及使用瀏覽器)。

² 課程結束後需歸還主辦單位開發板設備。

² 請務必詳實填寫聯絡電話與電子郵件,以通知課程訊息。

² 主辦單位保留延期、調整或取消課程之權利。

² 結訓學員應配合經濟部工業局培訓後電訪調查。

² 請註明服務機關之完整抬頭,以利開立收據;未註明者,將開立個人抬頭,恕不更換發票。

² 課程培訓期間將不退費。

Attachments

  • Xilinx課程DM1100615.pdf

    543K
  • Xilinx課程DM1100615.odt

    38K
:::
Industrial Development Administration, Ministry of Economic AffairsIndustrial Development Administration, Ministry of Economic Affairs, Intelligent Electronics Institute
[email protected]
02-2705-0076
02-2705-2050

9F, No. 151, Section 3, Xinyi Road, Da’an District, Taipei City 106467, Taiwan

Number of Page Views:1968597

Personal Data ProtectionPrivacy Policy
Accessibility mark: Passed Level A web accessibility conformance testing

Browser Recommendation: Chrome, Edge, and Firefox, Best Screen Resolution 1920 x 1080.

Copyrights © This project is commissioned by the Semiconductor International Innovation and Empowerment Program of the Industrial Development Administration, Ministry of Economic Affairs. All copyrights belong to them and no form of use is permitted without consent.