• :::
  • Sitemap
  • Privacy Policy
Jump to Main Content
Industrial Development Administration, Ministry of Economic AffairsIndustrial Development Administration, Ministry of Economic Affairs, Intelligent Electronics Institute
  • :::
  • Sitemap
  • Privacy Policy
  • About Us
  • Highlights
  • Online Courses
  • Career Day
  • FAQ
Register/Login
:::
News/

【招生資訊】中華大學先進製程積體電路佈局工程師人才養成班招生中!

【招生資訊】中華大學先進製程積體電路佈局工程師人才養成班招生中!

Information Announcement

June 1, 2018

【招生資訊】中華大學先進製程積體電路佈局工程師人才養成班招生中!

一、開班單位:

中華大學(新竹市香山區五福路二段707號)/連絡人:電子工程學系助理-林小姐/電話:03-5186890

二、開課資料:

班別名稱

時數

自繳費用

訓練期間

上課時間

上課時數

中華大學先進製程積體電路佈局工程師人才養成班(二)

(金芯科技企業新招募人員班)

312小時

自繳費用:40,000元

工業局補助:40,000元

107/7/2-107/10/1

每週(一、三、五)

09:00-18:00(每日上課8小時)

※實際上課時間課程內容、講師,執行單位皆保有最後微調權利。

基礎課程:50小時

核心課程:62小時

實務課程:200小時

 

  • 課程費用與獎助辦法:

 

1.學員自費40,000元,工業局補助40,000元整(總學費80,000元,工業局補助50%)。

2.特殊身份者(身心障礙、原住民、低收入戶或中堅企業員工)自費新台幣24,000元整 (工業局補助70%)。

3.報名時毋需繳交費用,待正式錄取後再行通知費用繳交時間。

4.學員通過考核結訓後於金芯科技任職滿18個月者,金芯科技補貼自繳費用。

 

 

三、課程簡介

項目課程大綱時數課程內容(小時)
基礎課程基礎電子學30
  1. 單位(科學符號表示法、電阻、電容、電感的計量單位)
  2. 元件介紹(電阻、電容、電感、PMOS、NMOS、BJT)
  3. 基本電學
  4. MOS元件模型與特性(MOS Device Model/Behavior,CMOS Inverter – DC/AC Characteristics)
  5. 電路特性與性能評估(RC model, Power Dissipation,Fan-in/Fan-out Issues)
基礎半導體製程與元件20
  1. CMOS製程原理與佈局關聯性(Device/ Mask/Process/Layout, Layout of static CMOS circuit for basic gates (Inverter/ NAND/ NOR))
  2. 元件結構與剖面圖(Cross-Sections)
  3. EMI現象解決方法
  4. 天線效應(Antenna Effect)
  5. 電致遷移效應(EM)
核心課程VLSI設計概論10
  1. Introduction to VLSI Circuits and Systems
  2. CMOS Design Methods
  3. IC設計方法(Full-custom, semi-custom, gate-arrays)
  4. IC設計流程(Design flow)
  5. Crosstalk and Noise
  6. HSPICE簡介
積體電路實體設計10
  1. 佈局觀念與技巧(佈局的總體設計,工程的佈局規劃,設計規則的介紹,標準元件的佈局設計,棒狀圖(stick diagram)
  2. 佈局考量(晶片良率(Yield), Bonding Pads, Power and Clock Distribution, 栓鎖效應(Latch-Up))
數位積體電路設計10
  1. 邏輯閘(Logic Gates)
  2. Boolean Algebra
  3. Combinational Logic
  4. Sequential Elements and Circuits
類比積體電路後段設計6
  1. Integrated Circuits Devices and Modeling
  2. R/L/C and MOS Matching Layout
  3. Current/Voltage References Design
  4. CMOS Amplifiers Design
  5. Operational Amplifiers Design
ESD靜電防護10
  1. 靜電放電ESD的模式和工業測試標準
  2. 靜電放電ESD防護設計概念
  3. 靜電放電ESD防護技術方法
UNIX/Linux作業系統4
  1. Unix/Linux指令操作
  2. EDA操作設立環境
  3. Reference Library
佈局專案規劃課程10
  1. Floorplan (Chip Area 預估)
  2. Powerplan
  3. Clock Tree
  4. RC Delay
  5. Proposal、Schedule、Team Work、開會技巧、簡報技巧
先進製程4
  1. FinFET製程介紹(3)
  2. Length of Diffusion(LOD) Effect
  3. Well Proximity Effect (WPE)
實作課程軟體工具實作68
  1. Layout Tool(Cadence Virtuoso, 建立 Library/Cell, 編輯指令, 佈局線上驗證, 光罩 GDSII格式輸出與轉換)(12)
  2. Command file (Design rule, 轉換 DRC、LVS command file, 轉換佈局編輯器 Technology File格式)(8)
  3. 佈局驗證 (DRC、LVS, DRC/LVS command file, Run Hierarchy & Flatten mode) (16)
  4. Analog/RF基本佈局(含PDK介紹)(16)
  5. 電路佈置圖(Schematic), 電路模擬(Spice), 佈局驗證(含IR Drop)(16)
Cell-Based佈局設計24
  1. Cell Library設計
  2. 基本邏輯閘佈局(INVERTER、NAND、NOR、DFF)
專題製作104
  1. OP 佈局實作(8) (採用110 nm佈局方法)
  2. 低壓差線性穩壓器Low Drop Out (LDO) Regulators佈局實作(48) (採用110 nm佈局方法)
  3. ADC佈局實作(24) (採用28 nm佈局方法)
  4. FinFET佈局實作(24) (採用16 nm佈局方法)
性別主流化暨職場倫理及就業輔導講座2
  1. 兩性平權與性別主流化
  2. 職場倫理(智慧電子學院網路學習平臺線上課程)
合計312 


四、課程師資:

       由中華大學電子系師資及具佈局實務經驗之業界人士授課。

五、報名資格:

符合下列資格之一者(無就業意願者,請勿報名):

  1. 大專以上電子電機相關科系。
  2. 大專以上學歷不限科系或應屆畢業者,有意願投入智慧電子產業,長期從事IC佈局設計工作者。

六、招生名額:

本班僅收20人,10人以上開班,額滿為止。

七、報名方式:

        請務必先上網填寫報名系統: https://goo.gl/forms/yZWvN13RR6aPfWzO2,即日起至107年6月14日(四)15:00截止。

*甄試應繳證件:請詳細填寫學員報名表(附件一)及受訓學員訪談表(面試現場填寫),並繳交二吋相片2張,畢業證書影本、身份證影本、最高學歷在校成績單及其他有利審查資料,請面試時現場繳交。

 

八、甄試時間:

       提供2個時段考生請擇一參加:

       107年5月24日(四) 中午12:10或6月07日(四)下午14:00 至中華大學參加面試,通過後於正式上課前繳交課程費用。第三場說明會將視需求決定是否加開,時間另訂。

       甄試地點:中華大學校本部工程一館E503報到,依到場順序口試。

       榜示日期:107年6月15日上午09:00中華大學電子工程學系首頁網站 (https://el.chu.edu.tw/index.php)學系訊息或就業資訊公告。

九、報到方式及證件審核:

  1. 報到時間:107年7月02日(一)上午9:00,於中華大學工程一館樓E505電子系專題教室辦理報到手續。
  2. 報到時須攜帶最高學歷畢業證書、最高學歷在校成績單 (足勘證明之文件即可,不需要正式文件)、近期半身2吋相片及相片電子檔。
  3. 簽署個資同意書、保密切結書及學員守則切結書各一份。
  4. 報到當天因故無法到達者,請於報到日前一天以電話完成請假(須核對相關資料)。
  5. 報到當天未完成報到者或是未請假者,視同放棄錄取資格,其資格由備取者遞補,且不得異議,其所繳交之費用依據“退費標準”辦理。

 

十、退費與結訓標準:

       1.如因故無法開班者,所繳費用全額退還。學員於繳費後上課前退訓者,退還九成之自繳費用;於上課後總時數未逾三分之一者(含)退訓者,退還五成之自繳費用;逾總總時數三分之一者,不退還任何費用。

       2.依經濟部工業局規定,學員完成全期訓練,經測驗合格者,由工業局核發結訓證書。

       3.患有精神官能障礙疾病者,雖經考試錄取或已報到註冊,培訓單位必要時得予退訓。

       4.受訓期間破壞公物或上課秩序,經告誡不聽者,培訓單位必要時得予退訓,並要求賠償。

       5.受訓期間缺課時數達總訓練時數二分之一(含)者,無論缺課理由為何,不發給結訓證書。

       6.退訓或訓練成績不合格者,不發給結訓證書。成績不合格係指受訓期間各科考試(含筆試、實習、課程實作與平常成績)成績按各科時數加權計算,總平均低於六十分(不含)者。

 

十、特色:

       教學環境優良,師資均有良好實務經驗,經驗豐富,口碑良好,成績合格者,通過結訓即就業。

 

:::
Industrial Development Administration, Ministry of Economic AffairsIndustrial Development Administration, Ministry of Economic Affairs, Intelligent Electronics Institute
[email protected]
02-2705-0076
02-2705-2050

9F, No. 151, Section 3, Xinyi Road, Da’an District, Taipei City 106467, Taiwan

Number of Page Views:1968597

Personal Data ProtectionPrivacy Policy
Accessibility mark: Passed Level A web accessibility conformance testing

Browser Recommendation: Chrome, Edge, and Firefox, Best Screen Resolution 1920 x 1080.

Copyrights © This project is commissioned by the Semiconductor International Innovation and Empowerment Program of the Industrial Development Administration, Ministry of Economic Affairs. All copyrights belong to them and no form of use is permitted without consent.